HierSVA: Pipeline, dataset y benchmark para verif. jerárquica formal de HW con LLM
Descubre HierSVA: pipeline y benchmark para verificación formal con LLM. Datos: 67% compilación, 82% pruebas no vacías, 70% detección de fallos. ¡Más!
#aserciones systemverilog